Απάντηση 1:

Το RISC είναι γενικά "φορτίο" από / προς τους καταχωρητές. Γενικά, τρεις καταχωρητές που χρησιμοποιούνται όπως το ADD R1 = R2 + R3, το φορτίο και η αποθήκευση μπορεί να είναι ή να μην αποτελούν εξαίρεση με μόνο δύο καταχωρητές που χρησιμοποιούνται σε μια εντολή.

Το CISC γενικά επιτρέπει τον υπολογισμό με τιμές από τις διευθύνσεις μνήμης, χωρίς να χρειάζεται να τις κατατάξουμε πρώτα σε μητρώα. Θα μπορούσε επίσης να έχει περισσότερους (σύνθετους) τρόπους διευθυνσιοδότησης, επιτρέποντας από έναν έως περισσότερους καταχωρητές για τη δημιουργία διευθύνσεων.

Το CISC είναι γενικά δύο όπερες, π.χ. ADD που έχει τον ίδιο καταχωρητή (ή τη διεύθυνση μνήμης) που χρησιμοποιείται για τον προορισμό, αλλά επίσης χρησιμοποιείται για μία από την πηγή.

Αυτό ήταν ένα μεγάλο πρόβλημα, και RISC hardwired και CISC χρησιμοποιώντας μικροκώδικα.

Τώρα, η microarchiteture για το CISC, τουλάχιστον το x86 (αν όχι όλα τα CISC που χρησιμοποιούνται, δηλαδή τα mainframes της IBM είναι το μόνο άλλο CISC που επιβιώνει, οι μικροεπεξεργαστές μπορεί να είναι μια εξαίρεση) διακόπτει τις οδηγίες κάτω από microops (micro / RISC) -order σε αντίθεση με τον αρχικό μικροκώδικα.

Το RISC μπορεί να το κάνει ακόμη και αυτό, π.χ. νεότερο ARM (δεν ήταν στην αρχή), έτσι οι διαφορές είναι λιγότερες από ό, τι ήταν.

Το αρχικό ARM δεν είχε εντολή διαίρεσης ακέραιου δεδομένου ότι ήταν υπερβολικά περίπλοκο, πόσο μάλλον οποιοδήποτε για το κινητό σημείο. Τώρα η μειωμένη [πολυπλοκότητα] του R σε RISC ισχύει λιγότερο καθώς το πλωτό σημείο είναι εγγενώς πολύπλοκο και όλες οι μεγάλες CPU RISC υποστηρίζουν ακόμη και μέχρι τις οδηγίες τετραγωνικής ρίζας και τριγωνομετρίας.


Απάντηση 2:

Το CISC είναι βελτιστοποιημένο για να κάνει όσο το δυνατόν περισσότερη δουλειά από ένα δεδομένο μέγεθος διδασκαλίας. Αυτό συμβαίνει επειδή οι επεξεργαστές δεν είχαν προσωρινή μνήμη τότε και η ανάγνωση των οδηγιών από τη μνήμη θα απαιτούσε πολλαπλούς κύκλους, οπότε μια πολύπλοκη οδηγία με πολλές κρατικές αλλαγές δεν ήταν πρόβλημα όσο ήταν συμπαγής.

Το RISC είναι βελτιστοποιημένο για CPU που * έχουν * μια κρυφή μνήμη οδηγιών και αυτό αλλάζει τη συμφόρηση: οι κρυφές μνήμες μπορούν εύκολα να σας δώσουν 64 και 128 bits δεδομένων σε κάθε κύκλο - όσο ευθυγραμμιστεί. Ξαφνικά, μπορείτε να εκτελέσετε 1 ή ακόμα και 2 οδηγίες ανά κύκλο, εφόσον δεν υπάρχει εξάρτηση, έτσι ώστε οι καθαρές οδηγίες που προκαλούν μόνο μια αλλαγή κράτους να γίνονται πιο γρήγορα.


Απάντηση 3:

Το CISC είναι βελτιστοποιημένο για να κάνει όσο το δυνατόν περισσότερη δουλειά από ένα δεδομένο μέγεθος διδασκαλίας. Αυτό συμβαίνει επειδή οι επεξεργαστές δεν είχαν προσωρινή μνήμη τότε και η ανάγνωση των οδηγιών από τη μνήμη θα απαιτούσε πολλαπλούς κύκλους, οπότε μια πολύπλοκη οδηγία με πολλές κρατικές αλλαγές δεν ήταν πρόβλημα όσο ήταν συμπαγής.

Το RISC είναι βελτιστοποιημένο για CPU που * έχουν * μια κρυφή μνήμη οδηγιών και αυτό αλλάζει τη συμφόρηση: οι κρυφές μνήμες μπορούν εύκολα να σας δώσουν 64 και 128 bits δεδομένων σε κάθε κύκλο - όσο ευθυγραμμιστεί. Ξαφνικά, μπορείτε να εκτελέσετε 1 ή ακόμα και 2 οδηγίες ανά κύκλο, εφόσον δεν υπάρχει εξάρτηση, έτσι ώστε οι καθαρές οδηγίες που προκαλούν μόνο μια αλλαγή κράτους να γίνονται πιο γρήγορα.